Arquitectura de Computadors ( AC )
| Crèdits: |
Departament: |
Tipus: |
Requisits: |
| 9.0 |
AC |
Obligatòria per l'EI
Optativa per l'ETIG
Optativa per l'ETIS
|
|
EC2
- Pre-requisit per l' EI , ETIG , ETIS
|
|
|
EST
- Pre-requisit per l' EI , ETIG , ETIS
|
|
|
SO
- Pre-requisit per l' EI , ETIS
|
|
|
Professors
| Responsable: | Josep M. Llaberia Griñó (llaberia ac.upc.edu). |
| Altres: | Angel Olivé Duran (angelac.upc.edu)
Antonio González Colás (antonioac.upc.edu)
Enrique Herrada Lillo (herradaac.upc.edu). |
Objectius Generals
Capacitación para efectuar evaluaciones cuantitativas, utilizando figuras de mérito, del rendimiento de un procesador al ejecutar un programa.
Comprensión de las técnicas de concurrencia, transparentes al programador de lenguaje máquina, que se utilizan en los procesadores con el fin de reducir el tiempo de ejecución.
Aplicación de técnicas de reestructuración de código (planificación de instrucciones) para soportar la latencia de las instrucciones.
Comprensión de alguna de las restricciones que impone la tecnología disponible y su proyección futura.
Objectius Específics
Coneixements
- Importancia de evaluar prestaciones para justificar alternativas.
- Conceptos de segmentación y paralelismo.
- Concepto de dependencia (precedencia)
- Concepto de riesgo.
- Conceptos de predicción y especulación
Mecanismos hardware para reducir la latencia efectiva de las instrucciones.
Concepto de renombre.
Compromisos hardware-software.
Habilitats
- Evaluación cuantitativa de prestaciones.
- Análisis de caminos de datos y su modificación.
- Evaluación de retardos en un camino de datos y su relación con el tiempo de ciclo.
- Construcción de diagramas temporales del proceso de interpretación de instrucciones en un procesador que utiliza segmentación y paralelismo.
- Comprensión del código generado por un compilador y su posible modificación respetando el cálculo que efectúa.
Competències
- Compresión, a nivel básico, de la descripción de la microarquitectura de un procesador.
- Evaluación de las prestaciones que se pueden extraer de un procesador.
- Aprendizaje y comprensión de mecanismos o conceptos, relacionados con el contenido de la asignatura, aunque no hayan sido explicados explícitamente.
- Aprendizaje y comprensión de nuevos conceptos que se incluyan en el futuro en la microarquitectura de un procesador.
Continguts
Hores estimades de:
| T |
P |
L |
Alt |
L Ext. |
Est |
A Ext. |
| Teoria |
Problemes |
Laboratori |
Altres activitats |
Laboratori extern |
Estudi |
Altres hores fora d'horari fixat |
|
1. Arquitectura Von-Neumann y prestaciones
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 4,0 |
4,0 |
2,0 |
0 |
2,0 |
6,0 |
0 |
18,0 |
|
- Laboratori:
Aprendizaje de la herramienta de simulación. Recordatorio del funcionamiento y características básicas de los elementos que constituyen el camino de datos de un procesador uniciclo.
- Activitats de laboratori addicionals:
Lectura de los enunciados de las prácticas y contestación reflexiva a las preguntas que se efectúan a partir de las mediciones realizadas en el laboratorio.
|
|
2. Técnicas para incrementar el número de operaciones por unidad de tiempo
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 4,0 |
2,0 |
0 |
0 |
0 |
10,0 |
0 |
16,0 |
|
|
3. Procesador escalar segmentado lineal
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 6,0 |
5,0 |
8,0 |
0 |
8,0 |
20,0 |
0 |
47,0 |
|
- Laboratori:
Camino de datos de un procesador segmentado lineal y adecuación de la semántica del procesador segmentado a la semántica del lenguaje máquina. Mejoras en el procesador segmentado para incrementar las prestaciones.
- Activitats de laboratori addicionals:
Lectura de los enunciados de las prácticas y contestación reflexiva a las preguntas que se efectúan a partir de las mediciones realizadas en el laboratorio.
|
|
4. Procesador escalar con operaciones multiciclo
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 4,0 |
3,0 |
0 |
0 |
0 |
12,0 |
0 |
19,0 |
|
|
5. Técnicas software para disminuir los riesgos de datos y de secuenciamiento
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 3,0 |
2,0 |
0 |
0 |
0 |
8,0 |
0 |
13,0 |
|
|
6. Procesador superescalar
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 4,0 |
3,0 |
0 |
0 |
0 |
10,0 |
0 |
17,0 |
|
|
7. Predicción en instrucciones de secuenciamiento
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 3,0 |
2,0 |
0 |
0 |
0 |
8,0 |
0 |
13,0 |
|
|
8. Procesador con anticipación
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 6,0 |
4,0 |
0 |
0 |
0 |
12,0 |
0 |
22,0 |
|
|
9. Ejecución especulativa, perspectivas y tendencias
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 2,0 |
1,0 |
0 |
0 |
0 |
3,0 |
0 |
6,0 |
|
|
10. Herramienta de simulación
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 0 |
0 |
3,0 |
0 |
0 |
0 |
0 |
3,0 |
|
- Laboratori:
Aprendizaje de la herramienta de simulación. Recordatorio del funcionamiento y características básicas de los elementos que constituyen el camino de datos de un procesador uniciclo.
|
| - Total per tipus |
T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 36,0 |
26,0 |
13,0 |
0 |
10,0 |
89,0 |
0 |
174,0 |
- Hores addicionals dedicades a l'avaluació:
|
5,0 |
- Total hores de treball per l'estudiant |
179,0 |
|
Metodologia docent
Clases presenciales de exposición estructurada y constructiva de conceptos y de los compromisos que aparecen en su aplicación práctica.
Clases presenciales centradas en el trabajo personal para consolidar los conceptos, destrezas y competencias.
Clases presenciales centradas en el trabajo cooperativo para consolidar los conceptos, destrezas y competencias, a realizar en aulas de laboratorio.
Mètode d'avaluació
A) Examen final escrito individual sobre los conceptos, destrezas y competencias.
B) Prueba escrita individual, de seguimiento, sobre los conceptos, destrezas y competencias.
C) Evaluación de trabajo cooperativo de algunos conceptos, destrezas y competencias básicas.
Nota Final = max(0.70 x A + 0.15 x B, 0.85 x A) + 0.15 x C
Bibliografía bàsica
- J.L. Hennessy and D. A. Patterson Computer Architecture A Quantitative Approach, Morgan Kaufmann Publishers, Inc, 1996.
- D.A. Patterson and J.L. Hennessy Organización del computador. La interfaz hardware/software, Mc Graw-Hill, .
Bibliografía complementària
- LogicWorks 4. Interactive Circuit Design Software, Capilano Computing Systems LTD. Addison Wesley Longman, 1999.
Enllaços web
(Informació no introduïda)
Capacitats prèvies
Circuitos lógicos: combinacionales y secuenciales.
Programación, representación de datos elementales y estructurados.
Funcionamiento de un computador: componentes y su interconexionado.
Comprensión de lenguaje máquina.
Funcionamiento de la jerarquía de memoria y mecanismos que la soportan.
Comunicación del procesador con el exterior y mecanismos que lo soportan.
Cálculo estadístico básico.
Prerequisitos sugeridos: EC2, Estadística, Sistemas Operativos.
|
fib.upc.edu