Introducció als Computadors ( IC )
| Crèdits: |
Departament: |
Tipus: |
Requisits: |
| 7.5 |
AC |
Obligatòria per l'EI
Obligatòria per l'ETIG
Obligatòria per l'ETIS
|
|
Professors
| Responsable: | Juan José Navarro Guerrero (juanjo ac.upc.edu). |
| Altres: | Antonio Juan Hormigo (antonioj ac.upc.edu) Josep Llorenç Cruz Diaz (cruz ac.upc.edu) Josep Lluis Larriba I Pey (larri ac.upc.edu) Luis Domingo Velasco Esteban (lvelasco ac.upc.edu) Oscar Palomar Perez (opaloma ac.upc.edu) Ramon Canal Corretger (rcanal ac.upc.edu) Victor Muntes Mulero (vmuntes ac.upc.edu). |
Objectius Generals
Que el alumno sea capaz de:
Comprender el funcionamiento y saber diseñar los circuitos digitales combinacionales y secuenciales que se utilizan en el diseño de un computador sencillo basado en los procesadores SISP-1-1 y SISP-1-2.
Comprender el lenguaje máquina y ensamblador SISA-1, la estructura interna a nivel de circuitos digitales de los procesadores SISP-1.1 y SISP-1.2 y como se ejecutan las instrucciones en estos procesadores.
Objectius Específics
Coneixements
- Definir con palabras propias qué es una señal eléctrica analógica, digital, síncrona y asíncrona. Comprender la necesidad de codificación de la información.
- Comprender el sistema convencional en base b para la representación de números naturales y saber como se realizan las operaciones aritméticas básicas en binario.
- Saber qué es un circuito lógico combinacional y ser capaz de analizar y diseñar circuitos de pocas entradas a partir de puertas NOT, AND y OR o de una memoria ROM.
- Saber qué es un circuito lógico secuencial y ser capaz de implementar circuitos con pocas entradas y pocos estados a partir de puertas NOT, AND y OR o memorias ROM y biestables D activados por flanco.
- Saber analizar y diseñar circuitos con bloques combinacionales y secuenciales que manipulan palabras de n bits (v.g. n=16). Saber análizar y diseñar procesadores de propósito específico formados por Unidad de Proceso y Unidad de Control. La unidad de proceso se construye mediante un diseño ad-hoc con bloques combinacionales y secuenciales y la unidad de control se especifica mediante un grafo de estados.
- Comprender el sistema de numeración signo y magnitud en decimal y binario y el sistema complemento a 2 para la representación de números naturales y saber como se realizan las operaciones aritméticas básicas en complemento a 2.
- Saber las similitudes y diferencias entre un procesador de propósito específico y uno de propósito general y saber justificar: la conveniencia del secuenciamiento implícito, la codificación de las instrucciones mediante un formato compacto y la existencia de una memoria de datos junto con sus instrucciones de acceso load y store.
- Saber juego de instrucciones del lenguaje máquina SISA-1 y su especificación en lenguaje ensamblador y conocer los procesos involucrados en la ejecución de un programa escrito en un lenguaje de alto nivel.
- Comprender la estructura interna y el funcionamiento del procesador SISP-1-1, en el que cada instrucción tarda un ciclo en ejecutarse. Comprender la estructura y el funcionamiento de un computador sencillo basado en el procesador SISP-1-1.
- Comprender la estructura interna del procesador SISP-1-2, en el que cada instrucción tarda varios ciclos en ejecutarse y no todas tardan el mismo numero de ciclos. Comprender la estructura y el funcionamiento de un computador sencillo basado en el procesador SISP-1-2.
Habilitats
- Manejar con soltura el simulador de circuitos digitales Logic Works 4. Ser capaz de crear los componentes basicos de un computador pedagogico y simular su funcionamiento.
Competències
- Capacitat per crear i utilitzar models de la realitat.
- (1) Capacitat per entendre problemes: davant l'enunciat d'un problema, distingir les dades (o els elements de partida), les incògnites (o el que es demana) i les hipòtesis i lleis aplicables.
- (1) Capacitat per construir raonaments informals o semiformals però precisos, i jutjar la validesa d'un raonament informal o semiformal.
- (1) Capacitat d'abstracció. Capacitat d'enfrontar-se a problemes nous recorrent conscientment a estratègies que han estat útils en problemes resolts anteriorment.
- (1) Capacitat d'organització del treball personal: capacitat per establir prioritats entre diverses tasques, per planificar el temps i per elaborar i organitzar el propi material de treball.
- (1) Capacitat per estudiar de diverses fonts, identificant quan la informació rebuda a classe no és suficient i cercant informació complementària.
- (1) Capacitat per treballar efectivament en grups petits de persones per a la resolució d'un problema de dificultat mitjana.
- (1) Capacitat per presentar per escrit, de forma clara i correcta, els resultats de la pròpia feina (a nivell de documentar un lliurament de pràctiques).
Continguts
Hores estimades de:
| T |
P |
L |
Alt |
L Ext. |
Est |
A Ext. |
| Teoria |
Problemes |
Laboratori |
Altres activitats |
Laboratori extern |
Estudi |
Altres hores fora d'horari fixat |
|
1. Introducción a la asignatura
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 2,0 |
0 |
0 |
0 |
0 |
1,0 |
0 |
3,0 |
|
|
Presentación de la asignatura. Introducción de algunos conceptos sobre señales eléctricas y codificación de la información
|
|
2. Números naturales: sistema de numeración y cambio de bases
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 1,0 |
1,0 |
0 |
0 |
0 |
1,5 |
0 |
3,5 |
|
|
3. Introducción a los circuitos lógicos combinacionales. Operaciones aritméticas básicas con números naturales
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 4,0 |
4,0 |
3,0 |
0 |
0 |
6,0 |
6,0 |
23,0 |
|
Definición y especificación de circuitos combinacionales mediante tabla de verdad.
Puertas lógicas NOT, AND y OR.
Síntesis en suma de minterms. Ejemplos: XOR, decodificador y multiplexor.
Síntesis con un decodificador y puertas OR y síntesis con ROM.
Algebra de boole: una herramienta para el análisis y la síntesis.
Operaciones aritméticas con números naturales: suma, resta, multiplicación.
- Laboratori:
Introducción al LogicWorks, puertas lógicas e implementación y análisis de dispositivos combinacionales sencillos (puerta Xor y Half-adder) (Lab 1)
Implementación Combinacional de un Sumador Binario (Lab 2 primera parte)
- Altres activitats fora d'horari fixat:
Preparar la sesión del laboratorio. Repasar teoría relacionada. Hacer el informe prévio del laboratorio.
(Lab 1 y Lab 2 primera parte)
|
|
4. Introducción a los circuitos lógicos secuenciales
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 3,0 |
3,0 |
2,0 |
0 |
4,0 |
4,5 |
0 |
16,5 |
|
Introducción: necesidad de sincronización y de memoria.
Definición y especificación mediante grafos de estado.
Análisis y síntesis con el mínimo número de biestables D activados por flanco.
Análisis y síntesis con un biestable por estado.
- Laboratori:
Implementación Secuencial de un Sumador Binario (Lab 2 segunda parte)
Implementación, con un biestable por estado, de la unidad de control de un co-procesador aritmético de propósito específico (multiplicador secuencial de números naturales)
(Lab 3 segunda parte)
- Activitats de laboratori addicionals:
Preparar la sesión del laboratorio. Repasar teoría relacionada. Hacer el informe prévio del laboratorio.
(Lab 2 segunda parte y Lab 3 segunda parte)
|
|
5. Procesadores de propósito especifico
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 5,0 |
5,0 |
3,0 |
0 |
6,0 |
7,5 |
0 |
26,5 |
|
Procesado de palabras de n bits. Unidad de proceso y unidad de control
Diseño de bloques combinacionales y secuenciales.
Diseño de procesadores de propósito específico con unidad d e control y unidad de proceso.
Entrada/salida asincrona mediante un protocolo de "hanshaking".
- Laboratori:
Implementación de la Unidad de proceso de un co-procesador aritmético de propósito específico (multiplicador secuencial de números naturales)
(Lab 3 primera parte)
Implementación de un protocolo de "handshaking" para un co-procesador aritmético
(Lab 4)
- Activitats de laboratori addicionals:
Preparar la sesión del laboratorio. Repasar teoría relacionada. Hacer el informe prévio del laboratorio.
(Lab 3 primera parte y Lab 4)
|
|
6. Números enteros: sistema de numeración, operaciones básicas e implementación
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 2,0 |
2,0 |
0 |
0 |
0 |
3,0 |
0 |
7,0 |
|
|
7. Hacia el procesador de propósito general
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 4,0 |
4,0 |
2,0 |
0 |
4,0 |
6,0 |
0 |
20,0 |
|
Unidad de proceso general
Añadiendo memoria de datos. Instrucciones de load y store
Del secuenciamiento explícito al implícito
Codificación de las señales de control. Formato de las instrucciones.
Unidad de control general.
- Laboratori:
Implementación de un co-procesador aritmético con la unidad de proceso genérica y la unidad de control específica
(Lab 5)
- Activitats de laboratori addicionals:
Preparar la sesión del laboratorio. Repasar teoría relacionada. Hacer el informe prévio del laboratorio.
(Lab 5)
|
|
8. Lenguaje Máquina y Ensamblador
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 2,0 |
2,0 |
1,0 |
0 |
2,0 |
3,0 |
0 |
10,0 |
|
- Laboratori:
Lenguaje máquina y ensamblador SISA-1. Ensamblado y desensamblado de código.
(Lab 6 primera parte)
- Activitats de laboratori addicionals:
Preparar la sesión del laboratorio. Repasar teoría relacionada. Hacer el informe prévio del laboratorio.
(Lab 6 primera parte)
|
|
9. El computador basado en el procesador SISP-1 (uniciclo)
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 2,0 |
2,0 |
1,0 |
0 |
2,0 |
3,0 |
0 |
10,0 |
|
Estructura general del computador
Diseño de la unidad de proceso y de la unidad de control
Ejemplo de ejecución de un programa
Algunas modificaciones
Tiempo de ciclo. Inconveniente del diseño uniciclo
- Laboratori:
Implementación de algoritmos de multiplicación en el computador SISP-1-1. Entrada/Salida por encuesta.
(Lab 6 segunda parte)
- Activitats de laboratori addicionals:
Preparar la sesión del laboratorio. Repasar teoría relacionada. Hacer el informe prévio del laboratorio.
(Lab 6 segunda parte)
|
|
10. El computador basado en el procesador SISP-2 (multiciclo)
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 2,0 |
2,0 |
0 |
0 |
0 |
3,0 |
0 |
7,0 |
|
Introducción al diseño multiciclo
Diseño de la unidad de proceso y de la unidad de control
Ejecución de un programa. Tiempo de ejecución
Algunas modificaciones
|
|
11. Preparación del examen parcial.
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 0 |
0 |
0 |
0 |
0 |
6,0 |
0 |
6,0 |
|
|
Repaso de los contenidos
|
|
12. Preparación del examen final
|
| T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 0 |
0 |
0 |
0 |
0 |
12,0 |
0 |
12,0 |
|
|
Repaso de los contenidos del curso
|
| - Total per tipus |
T |
P |
L |
Alt |
L Ext |
Est |
A Ext |
Total |
| 27,0 |
25,0 |
12,0 |
0 |
18,0 |
56,5 |
6,0 |
144,5 |
- Hores addicionals dedicades a l'avaluació:
|
5,0 |
- Total hores de treball per l'estudiant |
149,5 |
|
Metodologia docent
(Informació no introduïda)
Mètode d'avaluació
(Todas las notas son sobre 10)
NEP = Nota del examen parcial
NL = Nota de Laboratorio
NEF = Nota del examen final
N = Nota final de la asignatura
N = 0.8 x MAX(NEF, 0.3 x NEP + 0.7 x NEF) + 0.2 x NL
En cas de còpia parcial o total en qualsevol de les avaluacions de l'assignatura s'aplicarà el que preveu la Normativa Acadèmica General de la UPC: realitzar de forma fraudulenta qualsevol acte d'avaluació comporta, com a mínim, una qualificació 0 de tota l'assignatura, i, possiblement, processos disciplinaris més severs. Més informació a l'apartat "L'avaluació de les assignatures" de la Guia Docent.
Bibliografía bàsica
(Informació no introduïda)
Bibliografía complementària
(Informació no introduïda)
Enllaços web
(Informació no introduïda)
Capacitats prèvies
(Informació no introduïda)
|